Palme Her Yönüyle FPGA ve VHDL Palme Yayınevi

Palme Akademik Kitaplar Sedat Karataş
Ürün Kodu : 295367
Yorum Ekle
ISBN : 9786053551294

Yazar : Sedat Karataş

Basım Yılı : 2015

Boyut : 13x20 cm

Sayfa Sayısı : 411
Palme Her Yönüyle FPGA ve VHDL Palme Yayınevi
Kampanya
  • Ürün Özellikleri
  • Ödeme Seçenekleri
  • Teslimat ve İade Koşulları
  • Yorumlar (0)
  • Palme Her Yönüyle FPGA ve VHDL Palme Yayınevi

    Her Yönüyle FPGA ve VHDL

    Kitabın Bölümleri:

    Bölüm 1: FPGA 

    Bu bölümde FPGA'nın yapısı, nasıl ortaya çıktığı, hangi alanlarda kullanıldığı, sayısal tasarımşarda neden bu kadar önemli olduğu ve üreticileri hakkında genel bilgiler bulabilirsiniz.

    Bölüm 2: VHDL

    Bu bölümde VHDL metodolojileri, genel yazım kuralları, VHDL tasarım bölümleri, veri türleri, operatörler, eşzamanlı ifadeler, sıralı ifadeler, fonksiyon ve prosedürler gibi bu dilin tüm yapıları hakkında bilgiler bulabilirsiniz.

    Bölüm 3: FSM

    Ardışıl devrelerin davarnışlarını VHDL ile modellemek için kullanılan FSM yöntemini anlattığımız bu bölümde, durumların tanımlanması ve kodlanması, durum makinelerinde process'lerin kullanım yöntemleri ile Medvedev, Moore ve Mealy durum makineleri hakkında detaylı bilgi bulabilirsiniz.

    Bu bölüm okuyucularımız için anlaşılması biraz zor olabilecek tanımlar içerebileceğinden, mümkün olduğu kadar çok örneğe yer vererek, okuyucuyu sıkmadan akıcı bir üslup ile konuyu anlatmaya çalıştık.

    Bölüm 4: Simülasyon

    Bu bölümde FPGA tasarımlarının doğrulama ve hata ayıklaması için kulanılan fonksiyonel ve zamansal simülasyon yöntemlerini anlattık. Tasarımların simülasyonunda kullanılan test bench yapısının ne olduğundan ve bir test bench'in nasıl oluşturulduğundan bahsettik. Ardından Quartus ve ISE programlarında yaptığımız örnek tasarımlar üzerinde fonksiyonel ve zamansal simülasyon yaparak, iki simülasyon yöntemi arasındaki farkları gösterdik.

    Bölüm 5: Girdi/Çıktı Dosyaları

    Bu bölümde VHDL tasarımlarının simülasyonu yapılırken kullanılan girdi/çıktı dosya işlemleri ile bunların komutlarından bahsettik. Simülasyonu yapılan bir tasarımın giriş değerlerinin bilgisayara kaydedilen bir dokümandan nasıl alınacağını ve simülasyon sonucunda oluşan çıkış değerlerinin bilgisayara kayıtlı bir dosyaya nasıl aktarılacağını bu bölümde öğreneceksiniz.

    Bölüm 6: Sinyal Gecikmeleri

    Bu bölümde VHDL tasarımlarının gerçek cihaz üzerinde davranışının modellenmesinin yapılarak, gerçek hayattaki davranışının simülasyon araçlarında nasıl izlenebileceğini göreceksiniz.

    Bölüm 7: Tasarım Kavramları

    Bu bölümde FPGA literatüründe kullanılan hiyerarşik tasarım, top-down tasarım, bottom-up tasarım gibi tasarım metodolojileri hakkında bilgiler sunduk.

    Bölümün sonunda tasarımların doğası gereği oluşan ve tasarımın çalışmasını etkileyen istenmeyen anlık atlamalar, metastabilite, istenmeyen latch oluşumu gibi sorunlarla nasıl baş edebileceğinizi öğrenmiş olacaksınız. Ayrıca çokça ihtiyaç duyulan darbe sinyali oluşturma, ardışık düzenli tasarım, ardışıl devre tasarımı ve senkron tasarım konularını öğreneceksiniz.

    Bölüm 8: FPGA Programlama

    Bu bölümde bir tasarımın planlama aşamasından FPGA'e yüklenene kadar geçen safhalarının neler olduğu ve bu safhalarda neler yapıldığı hakkında bilgiler sunduk. Tasarım girişi yöntemleri, ağ listesi oluşturma, yerleştirme ve yönlendirme, konfigürasyon dosyasının oluşturulmasından ve cihazın konfigürasyonundan bahsettik.

    Bölüm 9: İlk VHDL Projelerim

    Bu bölümünde özellikle VHDL ile yeni tanışanlar için tavsiye edebileceğimiz üç temel örnek tasarım bulabilirsiniz.

    İlk örneğimizde bir VE kapısı tasarladık. Bu örneğimizde VHDL’nin ana yapılarının neler olduğunu ve bu yapıların bir araya getirilerek tam bir tasarımın nasıl oluşturulduğunu ve tasarımının “test bench” inin nasıl oluşturulabileceğini uygulayarak öğrenme şansınız olacak.

    İkinci örneğimizde donanım soyutlama yöntemlerinden biri olan RTL yöntemini kullanarak bir yükselen kenar tespit edici modül tasarladık.

    Üçüncü örneğimizde de daha çok büyük projelerde uygulanan yapısal tasarım yöntemi ile Yarım Toplayıcı modüllerini kullanarak bir Tam Toplayıcı modül tasarladık.

    Bölüm 10: İlk ISE Projem

    Bu bölümde basit bir sayıcı devresi tasarımının ISE programında oluşturulmasından, Xilinx FPGA’e yüklenmesine kadar olan süreçlerin neler olduğunu ve bu süreçlerde neler yapıldığını, ekran görünümleri ile adım adım anlattık.

    Bölüm 11: İlk MikroBlaze Projem

    Bu bölümde Embedded Development Kit (EDK) programını kullanarak gömülü bir işlemci sisteminin nasıl tasarlanabileceğini ve bu tasarımın Xilinx FPGA’lerinde nasıl gerçekleştirilebileceğini anlattık.

    Bölüm 12: İlk Quartus Projem

    Bu bölümde basit bir sayıcı devresi tasarımının Quartus II programında oluşturulmasından, Altera FPGA’e yüklenmesine kadar olan süreçlerin neler olduğunu ve bu süreçlerde neler yapıldığını ekran görünümleri ile adım adım anlattık.

    Bölüm 13: İlk Nios Projem

    Bu bölümde Altera FPGA’lerinde kullanılmak üzere bir adet NIOS II gömülü işlemci sistemi tasarladık.

    Bölüm 14: ModelSim ile Simülasyon

    Bu bölümde ModelSim simülasyon aracı kullanılarak bir tasarımın simülasyonunun nasıl yapılacağını basit bir örnek üzerinden anlattık. Örneğimizin birinci kısmında temel simülasyonu; ikinci kısımda ise ModelSim’de tasarıma özel bir projenin nasıl oluşturulacağını öğreneceksiniz.

    Bölüm 15: Ekler

    VHDL özel sözcüklerin tam listesi, dizin ve kaynakça bu bölümde yer almaktadır.

    Daha fazla bilgi
T-Soft E-Ticaret Sistemleriyle Hazırlanmıştır.